-
ldpc code decoder
本 论文主要 对准循环 ldpc 码 的 译码 算法 和 译码 器 结构 进行 了 较深入的 研究 。youdaoThe decoder employs the Normalized ...
-
一种改进的64进制LDPC信道译码算法
【摘要】:本文介绍了64进制LDPC信道译码算法基本原理,在此基础上提出了一种改进的扩展最小和(Extended min sum algorithm,EMSA)算法,通过仿真比对实验,对基于该算法4种不同编码方...
-
基于最小和算法的QC
本文以WIMAX标准(2304,1152)QC-LDPC码为例,以现场可编程门阵列(FPGA)作为实现平台,仿真并实现了基于最小和算法的QC-LDPC译码器.结果表明,当译码器工作频率为200 MHz、迭代次数为10次时,吞吐量可达到1 Gbit/s.
-
论文摘报
本文对CMMB标准LDPC译码算法进行了研究。首先介绍了CMMB标准的LDPC码基本特征,然后分析了几种常用的LDPC译码算法;最后提出了一种针对CMMB标准LDPC的修正的Mi. 分组密码算法RC6要5轮加密才基本达到雪崩效应,6轮加密可...
-
LDPC码译码算法及性能分析
LDPC码译码算法及性能分析 格式:DOC 页数:3 上传日期:2020-06-04 21:38:35 浏览次数:20 900积分 用阅读器打开 加入阅读清单 成功点赞+1 全文...
-
一种基于交错行列消息传递的LDPC码改进译码算法
然而传统的 LDPC 码译码算法在高信噪比下存在译 码效率不高的问题。为了解决这一问题本文提出了一种基于交错行列消息传递的 LDPC 码改进译码算法。该算法通过增加交错行和交错列的概率更新过...
-
MATLAB实现LDPC译码算法与FPGA硬件模拟
资源摘要信息:本资源提供了一个使用MATLAB实现的LDPC(低密度奇偶校验)码译码算法的示例,该算法适用于码长为960,码率为0.5的LDPC码。资源中的实现完全是针对FPGA(现场可编程门阵列)硬件的实现语言进行优化的,包括了必...
-
一种针对QKD系统的改进型LDPC译码算法
一种针对QKD系统的改进型LDPC译码算法,ldpc译码算法,ldpc最小和译码算法,ldpc译码,ldpc译码博客,matlab上的ldpc译码,ldpc码bf算法程序,ldpc bp算法演示,维特比译码算法,viterbi译码算法 原理文档格式: .pdf 文档大小...
-
一种改进的ldpc码译码算法
一种改进的ldpc码译码算法 下载积分:2000 内容提示: 文档格式:PDF|页数:4|浏览次数:1|上传日期:2015-03-13 17:20:56|文档星级: |文档分类:学术论文>期刊论文|字数:2|...
-
一种改进的自纠正最小和LDPC码的译码算法
一种改进的自纠正最小和LDPC码的译码算法,低密度奇偶校验(LDPC)码是一类具有优良纠错能力的差错控制编码,可以逼近香农极限。目前LDPC码正在进入越来越多的工程应用中,高效的译码算法具有重要的价值。在研究已知的LDPC码译...
cmmb标准ldpc译码算法
相关内容浏览更多安心,自主掌握个人信息!
我们尊重您的隐私,只浏览不追踪