没错，悬空为1，接地为0.悬空相当与与地之间接了个无穷大的电阻，实际上：门电路集成块的输入端内阻很高，悬空的输入脚近似于处于绝缘状态的金属。

它会收外界影响感应出电荷，电荷一积累，就会呈较高的电压状态，成为实际上的高电平。所以悬空的门电路的输入脚，相当于高电平状态。

JK触发器具有置0、置1、保持和翻转功能，在各类集成触发器中，JK触发器的功能最为齐全。在实际应用中，它不仅有很强的通用性，而且能灵活地转换其他类型的触发器。由JK触发器可以构成D触发器和T触发器。

扩展资料：

J、K触发器接成T触发器使用，则最高时钟频率还要低一些。因为从CP的下降沿开始到输出端的新状态稳定建立所需要的时间为tPHL≥4tpd，如果CP信号的占空比为50%，那么CP信号的最高频率只能达到fc(max)=1/2tPHL=1/8tpd。

输入信号在负跳变触发沿来到后就不必保持，原因在于即使原来的J、K信号变化，还要经一级与非门的延迟才能传输到G3和G4的输出端。

在此之前，触发器已由G12、G13、G22、G23的输出状态和触发器原先的状态决定翻转。所以这种触发器要求输入信号的维持时间极短，从而具有很高的抗干扰能力，且因缩短tCPH 可提高工作速度。

从负跳变触发沿到触发器输出状态稳定，也需要一定的延迟时间tCPL。显然,该延迟时间应大于两级与或非门的延迟时间。即tCPL大于2.8tpd。

参考资料来源：百度百科--JK触发器